特許協力条約

PCT

特許性に関する国際予備報告 (特許協力条約第二章)

REC'D 1 7 NOV 2005
WIPO PCT

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人

の 啓類記号 10701-GE-P	CT	こついては、様式PCT	/ I P E A / 4 1 6 を容	照すること。			
国際出願番号 PCT/JP03/16012	国際出願日 (日.月.年) 1	5. 12. 2003	優先日, (日.月.年) 20.	10. 2003			
国際特許分類(I P C)Int.Cl. ⁷ H01L25/065 (2006.01), H01L25/07 (2006.01), H01L25/18 (2006.01)							
出願人(氏名又は名称) 株式会社GENUSION							
 この報告書は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。 法施行規則第57条 (PCT36条) の規定に従い送付する。 この国際予備審査報告は、この表紙を含めて全部で 5							
配列表に関する補充欄に示すように、電子形式による配列表又は配列表に関連するテーブルを含む。 (実施細則第 802 号参照)							
4. この国際予備審査報告は、次の内容を含む。							
「□ 第IV欄 発明の単 「▼ 第V欄 PCT35 けるため 「□ 第VI欄 ある種の 「□ 第VI欄 国際出願	進歩性又は産業上の利 一性の欠如 条(2)に規定する新規性 の文献及び説明 引用文献		祭予備審査報告の不作成 利用可能性についての見	解、それを娶付			

国際予備審査の請求掛を受理した日 19.05.2005	国際予備審査報告を作成した日 27.10.2005			
名称及びあて先	特許庁審査官(権限のある職員)	4 R	9539	
日本国特許庁 (IPEA/JP) 郵便番号100-8915	田中 永一			
東京都千代田区設が関三丁目4番3号	電話番号 03-3581-1101 内線	3 4	6 9	

様式PCT/IPEA/409 (表紙) (2005年4月)

第	I棡	報告の基礎				
1	食飲	に関し、この予備審査報告は以下のものを基礎とした。				
1.		一関し、こので加密登報告は以下のものを基礎とした。 出題時の督語による国際出願				
		出願時の言語から次の目的のための言語である				
		国際調査 (PCT規則12.3(a)及び23.1(b))				
		国際公開(PCT規則12.4(a))				
		国際予備審査 (PCT規則55.2(a)又は55.3(a)).				
2.	この	報告は下記の出願書類を基礎とした。 (法第6条 (PCT14条) の規定に基づく命令に応答するために提出され				
	た差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)					
	Γ.	出願時の国際出願書類				
		•				
	V	明細審				
		第 5-15 ページ、出願時に提出されたもの				
		第 1-4 ページ*、07.10.2005 付けで国際予備審査機関が受理したもの				
	•	^第 付けで国際予備審査機関が受理したもの				
	V	請求の範囲				
		第 項、出願時に提出されたもの 第 項* PCT 1.9冬の担定に基づき補正されたもの				
		第 <u> 項*、PCT19条の規定に基づき補正されたもの</u> 第 <u>1,7,8,10-12</u> 項*、 <u>07.10.2005</u> 付けで国際予備審査機関が受理したもの				
		第				
	V	· 図面 · · · · · · · · · · · · · · · · · ·				
		第 <u>1 - 9</u>				
		男ページ/図*、				
		#				
		配列表又は関連するテーブル 配列表に関する補充概を参照すること。				
		日の技に関する補力機を参照すること。				
3.	V	補正により、下記の書類が削除された。				
		「 明細書 第				
		第				
		配列表(具体的に記載すること)				
		配列表に関連するテーブル(具体的に記載すること)				
4.	Γ	この報告は、補充柵に示したように、この報告に添付されかつ以下に示した補正が出願時における開示の範囲を超				
		えてされたものと認められるので、その補正がされなかったものとして作成した。 (PCT規則 70.2(c))				
	•	明細書 第 請求の範囲 第 四京 (2)				
		請求の範囲 第				
		配列表(具体的に記載すること)				
	,	配列表に関連するテーブル(具体的に記載すること)				
* 4	. IC	該当する場合、その用紙に"superseded"と記入されることがある。				
		·				

様式PCT/IPEA/409 (第I欄) (2005年4月)

第Ⅲ棚 新規性、進歩性又は産業上の利用可能性についての見解の不作成				
	次に関して、当該請求の範囲に記載されている発明の新規性、進歩性又は産業上の利用可能性につき、次の理由により 審査しない。			
Ī.	国際出願全体			
17				
理由	: この国際出願又は請求の範囲 次の事項を内容としている(具体的に記載すること)。			
Г	明細書、請求の範囲若しくは図面(次に示す部分)又は請求の範囲の			
	記載が、不明確であるため、見解を示すことができない(具体的に記載すること)。			
	•			
	\cdot			
_	A del control to a deligram of the boundary			
Į.	全部の請求の範囲又は請求の範囲 が、明細書による十分な裏付けを欠くため、見解を示すことができない(具体的に記載すること)。			
	· · · · · · · · · · · · · · · · · · ·			
7	請求の範囲 12 について、国際調査報告が作成されていない。			
] !	入手可能な配列表が存在せず、有意義な見解を示すことができなかった。 出願人は所定の期間内に、			
	「実施細則の附属書Cに定める基準を満たす紙形式の配列表を提出しなかったため、国際予備審査機関は、認めら			
	れた形式及び方法で配列表を入手することができなかった。 「実施細則の附属書Cに定める基準を満たす電子形式の配列表を提出しなかったため、国際予備審査機関は、認め			
	られた形式及び方法で配列表を入手することができなかった。 「PCT規則13の3.1(a)又は(b)及び13の3.2に基づく命令に応じた、要求された配列表の遅延提出手数料を支払わ			
	なかった。			
Γ	入手可能な配列表に関連するテーブルが存在しないため、有意義な見解を示すことができなかった。すなわち、出願人が、所定の期間内に、実施細則の附属告Cの2に定める技術的な要件を満たす電子形式のテーブルを提出しなかったため、国際予備審査機関は、認められた形式及び方法でテーブルを入手することができなかった。			
<u> </u>	ヌクレオチド又はアミノ酸の配列表に関連するテーブルが電子形式のみで提出された場合において、当該テーブルが、 実施細則の附属書Cの2に定める技術的な要件を満たしていない。			
Г	詳細については補充欄を参照すること。			

様式PCT/IPEA/409 (第Ⅲ欄) (2005年4月)

	国際出願番号 PCT/JP03/16012
第V欄 新規性、進歩性又は産業上の利用可能性についての法第 12 st それを裏付ける文献及び説明	条(PCT35条(2))に定める見解、
1. 見解	
新規性 (N)	
進歩性 (IS)	
産業上の利用可能性(IA) 請求の範囲 <u>1,7,8,10、</u> 請求の範囲	
2. 文献及び説明 (PCT規則 70.7) 文献 1: JP 5-343608 A(株式会社日式文献 2: JP 10-335574 A(日本電信電文献 3: JP 62-134939 A(ソニー株式文献 4: JP 2-139669 A(三菱鉱業セメ文献 5: JP 11-204719 A(株式会社東第9欄第9-39行,図7(ファミリ文献 6: JP 8-236693 A(日本電気株式 第1欄第27-33行(ファミリーな文献 7: JP 8-70024 A(富士通株式会社	電話株式会社)1998.12.18 会社)1987.06.18 ント株式会社)1990.05.29 芝)1999.07.30, 一なし) 会社)1996.09.13,

請求の範囲1及び7に記載された発明は、新たに引用された文献5から新規性を有 さない。文献5には、ワイヤとメモリチップとが樹脂37により封止された介装基板 9を半導体チップ1に搭載して接続し、更に、実装基板に半導体チップ1を搭載して 樹脂38で封止した半導体装置が開示されている。試験用端子が切り離された半導体 チップマウントサブ基板を用いた半導体装置と文献5に記載された半導体装置とに 差異はない。

第7欄第7-23行,図1,図4 (ファミリーなし)

文献8:JP 9-330961 A(株式会社日立製作所)1997.12.22, 第4欄第23行-第5欄第19行, 図1-3 (ファミリーなし)

請求の範囲1及び7に記載された発明は、国際調査報告で引用された文献1から新 規性を有さない。文献1には、チップ抵抗12やIC13が搭載され、トランスファ モールドによって形成されたパッケージ15によって被われているサブアッセンブ リ2を形成し、前記善サブアッセンブリ2とチップ抵抗3と1C4とが配線基板1に 搭載され、トランスファモールドによるパッケージ8によって被われている混成集積 回路装置が開示されている。試験用端子が切り離された半導体チップマウントサブ基 板を用いた半導体装置と文献1に記載された半導体装置とに差異はない。

様式PCT/IPEA/409 (第V欄) (2005年4月)

国際出願番号

PCT/JP03/16012

補充概

いずれかの棚の大きさが足りない場合

第 V.2. 欄の続き

請求の範囲8、10及び11に記載された発明は、国際調査報告で引用された文献1 並びに新たに引用された文献5-8より進歩性を有しない。文献6には、複数のチップ を予めサブ基板に実装し、検査した後、一枚の基板に実装して成るマルチ・チップ・モ ジュールが開示されている。また、文献7及び8には、基板の周辺部に検査用のパッド を設け、検査後切断除去する半導体装置が開示されている。

様式PCT/IPEA/409 (補充欄) (2005年4月)

07.10.2005

細

魯

明

1

半導体チップマウントサプ基板、半導体装置、半導体チップサブ基板の製造 方法、ベアチップマウント用のサブ基板、および、サブ基板シート

5

20

技術分野

この発明は、半導体装置のパッケージ構造およびそのパッケージ化方法 に関するものである。

背景技術

移動体通信システムの端末装置(携帯電話機)などのように半導体装置 10 を用いた電子機器において、その小型軽量化を図る上で半導体装置の高集 積化を如何に高めるかは常に重要である。これまで半導体回路の微細化が 順調に進んでいたときには可能な限りの回路を1チップ化して、実装面積 の縮小化、高速化、消費電力の低減化というメリットを生かしてきた。と 15 ころが、半導体回路の微細化に伴う製造コストの急騰と設計開発期間の長 期化という問題が顕在化してきた。

そこで、複数の半導体チップを3次元実装するSIP(System in Packag e) 技術が注目されている。例えば図9に示すように、パッケージ基板10 の上に半導体チップ30をマウントし、この半導体チップ30の上にさら に別の半導体チップ40をマウントし、これらの半導体チップ30、40 とパッケージ基板10との間をワイヤWでワイヤボンディングしている。 この技術については、日経エレクトロニクス2002,2-11 no.815 p108 「第 1部 チップがダメならパッケージがある」に紹介されている。

しかし、従来のSIPでは、異なったプロセスによる半導体チップを単 25 一のパッケージに収めることができ、実装基板に対する実装面積の縮小化 が図れる。このように複数の半導体チップを1つのパッケージ内に収めて

> 補正された用紙(条約第34条) Copied from 10575424 on 06/20/2006

半導体装置を構成する場合、良品率を如何に高めるかが課題となる。すなわち、各半導体チップはウエハ状態でウエハプロープテストを行い、良品と見なされた半導体チップのみをパッケージ基板などに搭載することになる。

5 ところが、複数の半導体チップを組み合わせるアセンブルメーカー側では、例えば異なった半導体チップの端子(電極)間をワイヤボンディングしてSIPを構成する場合に、両半導体チップの端子の形成位置、端子ピッチ、信号線の順番などを予め固定的に設計しなければならず、設計上の自由度が低下してしまい、開発期間を短縮化できる筈のSIPの特質がうまく活かせないといった問題があった。

また、半導体チップを供給するメーカー側では、ウエハ状態で半導体チップのすべての動作試験は行うことができず、例えば、高温連続動作試験(Burn-in)によるスクリーニング等の信頼性試験を完全に行うことはできなかった。そのため、ウエハから切り出した後の半導体チップを個別に良否判定し、その結果、KGD(Known-Good-Die:検査済み良品チップ)を保証する半導体チップが得られる。ところが、ウエハから切り出したままの半導体チップ(ペアチップ)の状態でこのような判定を行うためには、各半導体チップの端子(電極)に対して電気的に接続するための装置や専用の試験装置が個々に必要となり、そのためコストが嵩むといった問題があった。

15

20

25

そこで、この発明の目的は、複数の半導体チップと組み合わせる際に、 各半導体チップの外部接続用端子の位置、ピッチ、信号配列などを制約す ることなく半導体チップ間の電気的接続を容易に行えるようにして、上述 の問題を解消した半導体装置のパッケージ構造およびパッケージ化方法を 提供することにある。

また、この発明の別の目的は、半導体チップを供給するメーカー側では、 SIPを構成する半導体チップのKGD (Known-Good-Die) を容易に保証 できるようにし、SIPを製造するアセンブルメーカー側では、KGDの 半導体チップを用いて高い良品率の下でSIPを製造できるようにした半 導体装置のパッケージ構造およびパッケージ化方法を提供することにある。

発明の開示

10

15

20

25

5 (1) この発明は、複数の半導体チップを搭載する基板状またはフレ ーム状の基材と、

マウントした半導体ベアチップの端子を接続する内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と、試験装置のテスト電極が接続される試験用端子と、前記外部端子、内部端子、試験用端子の間を電気的に接続する導体配線が形成されたサブ基板上に、半導体ベアチップをマウントし、所定の信頼性試験または動作試験ののち前記試験用端子を切り離してなる半導体チップマウントサブ基板と、を備え、

該半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴としている。

- (2) この発明は、マウントした半導体ベアチップの端子を接続する 内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と 、試験装置のテスト電極が接続される試験用端子と、前記外部端子, 内部 端子, 試験用端子の間を電気的に接続する導体配線が形成されたサブ基板 上に、半導体ベアチップをマウントし、所定の信頼性試験または動作試験 ののち前記試験用端子を切り離して構成したことを特徴とする。
- (3) この発明は、マウントした半導体ベアチップの端子を接続する 内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と 、試験装置のテスト電極が接続される試験用端子と、前記外部端子, 内部 端子, 試験用端子の間を電気的に接続する導体配線が形成されたサブ基板 を製作するサブ基板製作工程、

前記サブ基板上に半導体ペアチップをマウントして、該半導体ペアチ

福正された用紙(条約第34条) Copied from 10575424 on 06/20/2006 ップの端子を前記内部端子に接続するベアチップマウント工程、

前記試験用端子に試験装置を接続して所定の信頼性試験または動作試験を行う動作試験工程、

前記所定の信頼性試験または動作試験ののち前記試験用端子を切り離 して半導体チップマウントサブ基板を製作する切り離し工程、

を有することを特徴としている。

5

10

15

- (4) この発明は、(3) において、前記サブ基板製作工程は、複数のサブ基板を、マトリクス状に一体に連接して製作する工程であり、前記動作試験工程は、一体に連接された複数のサブ基板を順次または同時に前記初手の信頼性試験または動作試験を行う工程であることを特徴とする。
- (5) この発明は、マウントした半導体ベアチップの端子を接続する 内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と 、試験装置のテスト電極を接続するための端子であって、前記内部端子, 外部端子の外側に、前記内部端子,外部端子よりも粗いピッチで形成され た試験用端子と、前記外部端子,内部端子,試験用端子の間を電気的に接 続する導体配線と、を形成したことを特徴とする。
- (6) この発明は、(5) のサブ基板を、複数、マトリクス状に一体 に連接して構成したことを特徴とする。

図面の簡単な説明

20 図1は、第1の実施形態に係る半導体装置のパッケージ構造を示す平面 図である。図2は、同半導体装置の主要部の断面図である。図3は、第2 の実施形態に係る半導体装置の構造を示す平面図である。図4は、第3の 実施形態に係る半導体装置の構造を示す断面図である。図5は、第4の実 施形態に係る半導体装置の構造を示す断面図である。図6は、第5の実施 25 形態に係る4つの半導体装置の構造を示す断面図である。図7は、第6の

請求の範囲

(1) (補正後) 複数の半導体チップを搭載する基板状またはフレーム状の基材と、

マウントした半導体ベアチップの端子を接続する内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と、試験装置のテスト電極が接続される試験用端子と、前記外部端子,内部端子,試験用端子の間を電気的に接続する導体配線が形成されたサブ基板上に、半導体ベアチップをマウントし、所定の信頼性試験または動作試験ののち前記試験用端子を切り離してなる半導体チップマウントサブ基板と、を備え、

- 10 該半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載 し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材と ともに樹脂封止したことを特徴とする半導体装置。
 - (2) (削除)
 - (3) (削除)
- 15 (4) (削除)

5

- (5) (削除)
- (6) (削除)
- (7) (補正後) マウントした半導体ベアチップの端子を接続する内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と、試験装置の 7スト電極が接続される試験用端子と、前記外部端子、内部端子、試験用端子の間を電気的に接続する導体配線が形成されたサブ基板上に、半導体ベアチップをマウントし、

所定の信頼性試験または動作試験ののち前記試験用端子を切り離してなる半 導体チップマウントサブ基板。

25 (8) (補正後) マウントした半導体ベアチップの端子を接続する内部端子と、該半導体ベアチップの端子以外の端子を接続する外部端子と、試験装置のテスト電極が接続される試験用端子と、前記外部端子,内部端子,試験用端子

補正された用紙(条約第34条)

Copied from 10575424 on 06/20/2006

の間を電気的に接続する導体配線が形成されたサブ基板を製作するサブ基板製 作工程、

前記サブ基板上に半導体ペアチップをマウントして、該半導体ペアチップの 端子を前記内部端子に接続するベアチップマウント工程、

5 前記試験用端子に試験装置を接続して所定の信頼性試験または動作試験を行 う動作試験工程、

前記所定の信頼性試験または動作試験ののち前記試験用端子を切り離して半導体チップマウントサブ基板を製作する切り離し工程、

を有することを特徴とする半導体チップマウントサブ基板の製造方法。

- 10 (9) (削除)
 - (10) (追加) 前記サブ基板製作工程は、複数のサブ基板を、マトリクス 状に一体に連接して製作する工程であり、

前記動作試験工程は、一体に連接された複数のサブ基板を順次または同時に 前記初手の信頼性試験または動作試験を行う工程である

- 15 請求項8に記載の半導体チップマウントサブ基板の製造方法。
 - (11) (追加) マウントした半導体ベアチップの端子を接続する内部端子と、

該半導体ベアチップの端子以外の端子を接続する外部端子と、

試験装置のテスト電極を接続するための端子であって、前記内部端子,外部 20 端子の外側に、前記内部端子,外部端子よりも粗いピッチで形成された試験用 端子と、

前記外部端子、内部端子、試験用端子の間を電気的に接続する導体配線と、 を形成したことを特徴とするペアチップマウント用のサプ基板。

(12) (追加)請求項11のサブ基板を、複数、マトリクス状に一体に連接 25 して構成したサブ基板シート。

福正された用紙(条約第34条)